对于主板的PCB设计，各类型信号的走线是其中不得不引起重视的一个部分。由于主板上设计的信号类型众多，且各种信号走线有不同的规格与要求，因此，要确保主板设计的准确可行首先就必须对各类信号的走线有深入的了解。在这里，我们为大家详细介绍主板设计中集中常见信号类型的走线规格与要求。
1、CPU的走线：
CPU的走线一般情况下是走5/10 Control线间距要稍大些，在20mil左右，
<1>Data线（0-63） 64根；
<2>Address线（3-31） REQ(0-4)等
<3>Control线（一般分布在data线和Address线的中间）
Data线走线时每16根线为一组走在一起，走同层。
（0-15） （16-31） （32-47） （48-63）且每组分布2－3 根控制线，
Address线走线时每16根为一组走在一起，走同层，所不同的是Address线是从（3-31）前面（0-2）没有。一般分2组，
<1> (3-16) 加5根REQ的线，18根；
<2> (17-31) 16根；
CPU信号走线时还应与其他信号用20-30mil的GND线分开，如DDR的信号，以方便打VIA下内层GND,起到包地的作用。
2、DDR信号：
DDR的线除Control线外，一般也是走5/10 Control线要保持20mil的线距，和CPU一样也主要分为以下3类：
<1>Data线（0-63） 64根
<2>Address线(0-13)另外还有一些其他名字的address信号线，
<3>Control线（一般分布在data 和 address的线中间）
Data线走线时每8根为一组另加DQM,DQS2根Control线走在一起，走同层，主要分组方式为：
MD (0-7) 加 DQM0 DQS0
MD (8-15) 加 DQM 1 DQS 1
MD (16-23) 加 DQM 2 DQS 2
MD (24-31) 加 DQM3 DQS 3
MD (32-39) 加 DQM 4 DQS 4
MD (40-47) 加 DQM 5 DQS 5
MD (48-55) 加 DQM 6 DQS 6
MD (56-63) 加 DQM 7 DQS 7
Address线尽量全部走在一起；
另外DDR部分还有3对CLK 线如果是双通道的DDR则有6对CLK线，CLK配对走，与其他信号应至少保持20mil以上的间距。
DDR和CPU 一样也应与其他信号用20-30mil的GND信号隔开，主要是CPU和AGP的信号
3、CLK信号：
CLK信号是主板当中最为重要的信号，一般大至有以下几种：
<1>200兆
<2>100兆
<3>66 兆
<4>48 兆
<5>16 兆
一般前2种主要是用于CPU 和 NB 当中，为高频CLK线，应至少保持25mil以上的间距，配对走，一般走5/7，第3种主要用于DDR 和SB 当中，走20/7/5/7/20，第4种一般用于PCI 和 AGP 当中，走20/7/5/7/20，第5种一般用得很少，主要是用于一些小的IC.和AUDIO 部分，这种CLK相对前几种要稍显得不是那么的重要，走15/5/15即可，CLK信号还应少打via,一般不可超过2个VAI.走线时尽量参考到GND.晶振在组件面不可走线，晶振的信号尽量要短。
4、IDE信号：
IDE信号主要有（pd0-15）16根线加2根控制线，还有一些其他信号的线，控制线一般在25pin,和27pin,Space走10/5/10即可，
5、USB信号：
USB1.0 走10/10/10.与其他信号空20mil以上即可；
USB2.0 走7.5/7.5/7.5与其他信号空20mil以上即可；
走线时尽量参考到GND层。少打VAI,尽量不要超过2个VAI.
6、LAN信号：
LAN,信号一般有2对信号，配对走，走20/7/5/7/20或20/10/10/10/20.走线时尽量参考到GND层。少打VAI,尽量不要超过2个via.
7、AUDIO 信号：
AUDIO 信号一般走10/10即可，一般不能穿其他信号区过，其他信号区也不能穿AUDIO区过。
8、VLINK信号
VLINK信号一般有11根data线和2根控制线，2根控制线配对走，VLINK 信号的间距要大一些，至少要保持15mil 以上，2根对线与其他VLINK信号要保持20mil的线距。不要超过2个via,要包地。
9、PCI信号：
PCI信号要求不是那么的高，，走5/5/5即可。
10、电源信号：
电源信号走线时应注意线宽，主要是要分清电源的来源和电流量，一般我们1A走40mil线宽即可，线宽不够时可考虑铺铜或切到内层，应尽量不要与重要信号走太近。
上一篇：PCB设计中元器件布局评估检查标准
下一篇PCB设计布板的之艺术手法
温馨提示：
凡在本公司进行电路板克隆业务的客户，必须有合法的PCB设计版权来源声明，以保护原创PCB设计版权所有者的合法权益；